CPU设计的下一个重大飞跃并非来自增加核心数量、追求更小的制程节点，或是将更多芯片堆叠到单个CPU上。这并非否认AMD的3D V-Cache等技术是优秀且意义重大的创新，但它们并没有真正改变我们对CPU的固有认知。

  然而，背面供电技术是笔者真正期待的CPU创新之一。这种变革不仅能重塑企业级市场，还能在性能、散热和能效方面带来变革，对PC组装者和发烧友来说更是如此。

  简单来说，背面供电是指将供电网络 (PDN) 从硅芯片的正面移至背面。该供电网络本质上是由金属层和过孔组成的，用于向晶体管供电。传统上，它与数据 I/O 位于同一侧，这迫使工程师在性能和效率之间做出权衡。电源路由会与逻辑信号竞争，任何拥塞都可能会引起电阻和电压下降，最终限制芯片密度。

  通过将电源传输转移到芯片的另一侧，这些权衡取舍的重要性大幅度的降低。正面可以完全用于信号输出和晶体管，而背面则可以供电。IMEC 和台积电等公司已在实验室芯片上对此进行了一段时间的实验，但英特尔的 PowerVia PDN 是首个面向商用芯片的背面供电实现方案。虽然它最初计划与英特尔 20A 制程节点一同推出，但由于该节点并非面向消费级平台，因此并未发布。但这并不代表我们近期内不会看到 PowerVia 的身影。基于英特尔 18A制程节点的 Panther Lake 架构搭载了 PowerVia 技术，预计将于 2026 年 1 月在笔记本电脑中发布。即将推出的 Arrow Lake 桌面处理器升级版不会采用背面供电 (BSPD) 技术，但将于 2026 年底推出的 Nova Lake 桌面 CPU 可能会采用这项技术。不过，目前尚不清楚这些芯片是否采用英特尔 18A 制程节点制造。

  电源传输是大多数电脑发烧友从未考虑过的幕后瓶颈之一，但它却悄然决定了CPU的性能极限。处理器消耗的每一瓦电力都必须向下传输，这可能会干扰逻辑信号，增加电阻和延迟。这就是怎么回事一些高端芯片在达到热极限之前，就会先遇到电压稳定性极限。

  PowerVia 等技术能降低所谓的 IR 压降，即电源在传输过程中电压的损耗。更高的效率意味着晶体管能够更稳定地在其设计电压下运行，从而提供更稳定的时钟频率。英特尔自身的测试表明，在相同的制程节点和电压下，通过将供电电路移至芯片底部，时钟频率提高了 6%，电压降降低了 30%。

  散热优势也显而易见：将供电电路移至背面，使得逻辑电路与集成散热器（IHS）接触更佳，CPU散热器也能直接与之接触。理论上，这有助于简化CPU散热，并减少负载运行时电压尖峰对散热的影响。

  背面供电也与未来的堆叠技术完美契合。如今的 3D 垂直缓存和芯片组架构依赖于硅通孔和专用键合层。如果将 CPU 顶部从其电源网络中解放出来，就能看到真正的逻辑堆叠，而不单单是额外的缓存。这可以表现为 CPU 核心层直接键合到 AI 加速器或集成 GPU，而无需单独的基板。

  随着工艺节点不断缩小，生产可用晶圆的成本大幅度上升，最终转嫁到消费的人身上。此外，硅的制造能力也已接近极限：栅极长度以几十个原子为单位来衡量。换句线 年代看到的巨大进步在 2020 年代已经不复存在，主要将体现在背面供电等技术上，以帮助提高密度和效率，以及 GAAFET 和RibbonFET等新型晶体管设计上。

  这种新型电源供应意味着更稳定的超频和降压，更少的瞬态尖峰导致崩溃或降频，以及更一致的散热性能，此外，移动电源供应还能带来约 6% 的性能提升。

  这可能会对 CPU 性能产生巨大影响。虽然它不像核心数量、全新架构或人工智能加速器那样显而易见，但背面供电设计却是现代芯片设计中一项真正意义重大的进步。它重新思考了CPU内部电力传输的物理极限，而这种变革有望催生其他创新。

  *声明：本文系原作者创作。文章的主要内容系其个人自己的观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。

  特别声明：以上内容(如有图片或视频亦包括在内)为自媒体平台“网易号”用户上传并发布，本平台仅提供信息存储服务。

  女子发现男友脖子“草莓印”及暧昧聊天后悔婚，一审判女方返还17万元彩礼

  “只要我不是被遗弃的，深圳多套房已为父母兄弟姐妹准备好”，7岁被卖的40岁女子寻亲，还拿出一套房悬赏寻线

  8人“倒戈”，美国史上最长“停摆”有望结束？众议院人：这是“投降”

  买了66台苹果手机总价50多万！男子放在平台出租，如今租金拿不到，手机也要不回来

  36岁大二学生唐尚珺组建团队直播带货，当事人：只是个课余兼职，选品自己会先试用

  实拍体验本田Super-ONE PROTOTYPE：能量产的极致超级K-Car